25Q128FVSG Serial Flash Memory With Dual/Quad SPI & QPI

Descripción:

La memoria flash serie W25Q128FV (128MB) proporciona una solución de almacenamiento para sistemas con limitaciones espacio, pines y poder. La serie 25Q ofrece flexibilidad y rendimiento mucho más allá de dispositivos Serial Flash ordinarios. Son ideales para el sombreado de código en RAM, ejecutando código directamente desde Dual/Quad SPI (XIP) y almacenamiento de voz, texto y datos. El dispositivo funciona con una sola fuente de alimentación de 2.7V a 3.6V con corriente consumo tan bajo como 4mA activo y 1µA para apagado. 

Todos los dispositivos se ofrecen en ahorro de espacio. La matriz W25Q128FV está organizada en 65 536 páginas programables de 256 bytes cada una. Hasta 256 bytes se puede programar a la vez. Las páginas se pueden borrar en grupos de 16 (borrado de sector de 4 KB), grupos de 128 (borrado de bloque de 32 KB), grupos de 256 (borrado de bloque de 64 KB) o el chip completo (borrado de chip). El W25Q128FV tiene 4.096 sectores borrables y 256 bloques borrables respectivamente. Los pequeños sectores de 4KB permiten una mayor flexibilidad en aplicaciones que requieren almacenamiento de datos y parámetros. (Consulte la Figura 2). El W25Q128FV es compatible con la interfaz de periféricos en serie (SPI) estándar, SPI de E/S doble/cuádruple y ciclo de instrucción de relojes Interfaz de periférico cuádruple (QPI): reloj en serie, selección de chip, E/S de datos en serie (DI), E/S1 (DO), E/S2 (/WP) y E/S3 (/HOLD). Se admiten frecuencias de reloj SPI de hasta 104 MHz, lo que permite frecuencias de reloj equivalentes de 208 MHz (104 MHz x 2) para E/S doble y 416 MHz (104 MHz x 4) para E/S cuádruple cuando utilizando las instrucciones QPI y E/S doble/cuádruple de lectura rápida. Estas tasas de transferencia pueden superar el estándar Memorias flash paralelas asíncronas de 8 y 16 bits. El modo de lectura continua permite una lectura eficiente acceso a la memoria con tan solo 8 relojes de sobrecarga de instrucciones para leer una dirección de 24 bits, lo que permite un verdadero XIP (ejecutar en el lugar) operación. Un pin de retención, un pin de protección contra escritura y protección contra escritura programable, con control de matriz superior o inferior, proporcionan mayor flexibilidad de control. Además, el dispositivo es compatible con el fabricante estándar JEDEC y la identificación del dispositivo. y registro SFDP, un número de serie único de 64 bits y tres registros de seguridad de 256 bytes.

Para más detalles ver hoja de datos: 25Q128FV Datasheet.pdf (1410713)